Shift Register

BAB I

PEMBAHASAN

Rangkaian Multiplexer, Decoder, Flip flop dan Counter

A.    Multiplexer 

adalah suatu rangkaian yang mempunyai banyak input dan hanya mempunyai satu output. Dengan menggunakan selector, kita dapat memilih salah satu inputnya untuk dijadikan output. Sehingga dapat dikatakan bahwa multiplexer ini mempunyai n input, m selector , dan 1 output. Biasanya jumlah inputnya adalah 2^m selectornya. Adapun macam dari multiplexer ini adalah sebagai berikut:

o   Multiplexer 4x1 atau 4 to 1 multiplexer

o   Multiplexer 8x1 atau 8 to 1 multiplexer

o   Multiplexer 16x1 atau 16 to 1 multiplexer dsb.

Gambar 1. Rangkaian multiplexer  4x1 dengan kombinasi gerbang logika

Gambar 2. Rangkaian multiplexer dengan IC  (input= 8, selector=3, 1 bit probe low level untuk mengaktifkan fungsi rangkaian. 

A.    Decoder

Decoder adalah nama yang diberikan untuk kelompok rangkaian yang menyerap informasi berguna bagi isyarat yang dikodekan atau mengubah isyarat dari suatu bentuk pengkodean ke bentuk pengkodean yang lain. Decoder hampir mirip dengan Multiplexer, hanya saja pada decoder tidak mempunyai data input seperti pada multiplexer. Decoder hanya mempunyai input Control Bits, dimana akan menghasilkan satu keluaran yang aktif.Decoder mempunyai n input akan menghasilkan 2n keluaran dengan satu keluaran yang aktif.

Decoder (Pemecah Sandi) merupakan suatu sarana / piranti elektronika ( rangkaian kombinasional ) yang dapat mengubah bahasa mesin kedalam bahasa yang dimengerti oleh manusia, atau menampilkan kode – kode biner menjadi tanda – tanda yang dapat ditanggapi secara visual.Decoder mempunyai n input dan mempunyai 2 pangkat n. Setiap kombinasi inputnya hanya dapat menghasilkan sebuah output yang berkondisi aktif.

Gambar 3. Contoh rangkaian decoder 2 ke 4 (2 input, 2 pangkat 2 = 4 output), dimana rangkaian tersebut menggunakan aplikasi dari gerbang AND.

Prinsip kerja rangkaian diatas adalah berdasarkan gerbang AND, dimana apabila;

o   Input bernilai 00, maka output akan bernilai 0001

o   Input bernilai 01, maka output akan bernilai 0010

o   Input bernilai 10, maka output akan bernilai 0100

o   Input bernilai 11, maka output akan bernilai 1000

Untuk lebih jelasnya dapat dilihat pada Truth Table berikut:

INPUT		OUTPUT
B	A	Y3	Y2	Y1	Y0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

A.    Flip Flop 

Ø  flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan.

Ø  Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti transistor, resistor dan dioda yang di rangkai menjadi suatu gerbang logika yang dapat bekerja secara sekuensial.

Ø  Nama lain dari flip-flop adalah multivibrator bistabil.

Jenis- Jenis  Flip-flop

1.      D-FF

D FF (Data atau Delay Flip-Flop) adalah Flip-Flop yang hanya terdiri dari sebuah input, yaitu D, sepasang output yang nilainya berlawanan, yaitu Q dan Q’, dan sepasang feedback. Selain itu, D FF juga dilengkapi dengan bit CLK atau Clock sebagai input.

Clock ini memberikan izin, kapan saatnya nilai output boleh berubah. Ringkasnya, nilai output Q akan selalu sama dengan D dan perubahan nilai output hanya bisa terjadi jika diizinkan oleh kondisi clock.

Ada 4 macam kondisi clock, yaitu :

§  HIGH clock, yaitu saat nilai CLK = 1 atau HIGH.

§  LOW clock, yaitu saat nilai CLK = 0 atau LOW.

§  Positive Edge atau Rising Edge clock, yaitu saat transisi nilai CLK dari LOW ke HIGH atau dari 0 ke 1.

§  Negative Edge atau Falling Edge clock, yaitu saat transisi nilai CLK dari HIGH ke LOW atau dari 1 ke 0.

Berikut gambarnya :

 

Gambar 4. D-FF dengan HIGH clock. (a) Rangkaian, (b) Tabel Kebenaran (c) Simbol

Pada gambar 4, dapat dilihat Rangkaian, Tabel Kebenaran dan Simbol D-FF. Nilai output tetap selama CLK = 0. Nilai output akan sama dengan input D saat CLK = 1. Sedangkan gambar 5 adalah contoh D-FF yang dilengkapi Rising Edge Clock, nilai outputnya diizinkan berubah hanya saat CLK transisi dari LOW ke HIGH seperti dapat dilihat pada tabel kebenaran dalam gambar 5.b.

 

 Gambar 5. D-FF dengan Rise Clock. (a) Rangkaian, (b) Tabel Kebenaran (c) Simbol

 

Terkait implementasinya, biasanya D-FF dikemas dalam IC yang berisi 8 Flip-Flop, misalnya IC yang Tabel Kebenaran dan Simbolnya dapat dilihat pada gambar 6. Inputnya terdiri dari MR (Master Reset), CP (Clock Pulse) dan 8-bit D_n (D₀ sampai D₇). 

Gambar 6. D-FF 8-bit. Tabel Kebenaran dan Simbol Rangkaiannya.

Sedangkan outputnya terdiri dari 8-bit yaitu Q_n (Q₀ sampai Q₇). Setiap D hanya terkait dengan satu Q tertentu, misalnya Q₃ hanya dipengaruhi D₃ dan seterusnya.

Seperti tampak pada tabel dalam gambar 6, izin perubahan diberikan oleh Rising Clock atau transisi pin CP dari LOW ke HIGH.

Tetapi jika MR direset atau dibuat menjadi LOW, maka seluruh pin Q_n dipaksa jadi LOW tanpa menghiraukan clock maupun D_n. Sehingga dalam operasi normalnya, MR harus HIGH dan kesempatan perubahan hanya pada saat pin CP mengalami transisi dari LOW ke HIGH.  

Gambar 7. Rangkaian D-FF 8-bit

1.      RS-FF

Flip-flop ini mempunyai dua masukan dan dua keluaran, di mana salah satu keluarannya (y) berfungsi sebagai komplemen.

Sehingga flip-flop ini disebut juga rangkaian dasar untuk membangkitkan sebuah variabel beserta komplemennya.

RS Flip Flop mempunyai 2 input yaitu, S=Set dan R=Rest. Mempunyai 2 output yaitu Q dan    . Bertindak sebagai 1 bit memori dengan output Q sebagai nilai bit tersebut. S=1, R=1 tidak di benarkan (tidak boleh diset serentak (karena akan menghasilkan output yang tidak konsisten.

Flip-flop RS dapat dibentuk dari kombinasi dua gerbang NAND atau kombinasi dua gerbang NOR. Lihat gambar 8 dan 9.

Gambar 8. Skematik RS FlipFlop

Gambar 9. Simulasi RS Flip-Flop

1.      JK-FF

JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock.

Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada

                                           Gambar 10. JK-FF. (a) Rangkaian. (b) Tabel Kebenaran. (c) Simbol.

Sesuai kondisi input JK, ada 4 kemungkinan output yang semuanya valid, yaitu:

§  No Change, Tidak ada perubahan pada output jika JK = 00.

§  Set K, Pin Q’ akan bernilai 1 karena JK = 01.

§  Set J, Pin Q akan bernilai 1 karena JK = 10.

§  Toggle, Nilai output menjadi kebalikan kondisi sebelumnya jika input JK = 11. Misalnya jika sebelumnya QQ’ = 10, setelah diizinkan clock, berubah menjadi QQ’ = 01

A.    Counter

Counter juga disebut pencacah atau penghitung yaitu rangkaian logika sekuensial yang digunakan untuk menghitung jumlah pulsa yang diberikan pada bagian masukan. Counter digunakan untuk berbagai operasi aritmatika, pembagi frekuensi, penghitung jarak (odometer), penghitung kecepatan (spedometer), yang pengembangannya digunakan luas dalam aplikasi perhitungan pada instrumen ilmiah, kontrol industri, komputer, perlengkapan komunikasi, dan sebagainya .

Counter tersusun atas sederetan flip-flop yang dimanipulasi sedemikian rupa dengan menggunakan peta Karnough sehingga pulsa yang masuk dapat dihitung sesuai rancangan. Dalam perancangannya counter dapat tersusun atas semua jenis flip-flop, tergantung karakteristik masing-masing flip-flop tersebut.

Dilihat dari arah cacahan, rangkaian pencacah dibedakan atas pencacah naik (Up Counter) dan pencacah turun (Down Counter). Pencacah naik melakukan cacahan dari kecil ke arah besar, kemudian kembali ke cacahan awal secara otomatis. Pada pencacah menurun, pencacahan dari besar ke arah kecil hingga cacahan terakhir kemudian kembali ke cacahan awal. 

Tiga faktor yang harus diperhatikan untuk membangun pencacah naik atau turun yaitu (1) pada transisi mana Flip-flop tersebut aktif. Transisi pulsa dari positif ke negatif atau sebaliknya, (2) output Flip-flop yang diumpankan ke Flip-flop berikutnya diambilkan dari mana. Dari output Q atau Q, (3) indikator hasil cacahan dinyatakan sebagai output yang mana. Output Q atau Q. ketiga faktor tersebut di atas dapat dinyatakan dalam persamaan EX-OR.

Secara global counter terbagi atas 2 jenis, yaitu: Syncronus Counter dan Asyncronous counter. Perbedaan kedua jenis counter ini adalah pada pemicuannya. Pada Syncronous counter pemicuan flip-flop dilakukan serentak (dipicu oleh satu sumber clock) susunan flip-flopnya paralel. Sedangkan pada Asyncronous counter, minimal ada salah satu flip-flop yang clock-nya dipicu oleh keluaran flip-flop lain atau dari sumber clock lain, dan susunan flip-flopnya seri. Dengan memanipulasi koneksi flip-flop berdasarkan peta karnough atau timing diagram dapat dihasilkan counter acak, shift counter (counter sebagai fungsi register) atau juga up-down counter.

1.      Synchronous Counter

Syncronous counter memiliki pemicuan dari sumber clock yang sama dan susunan flip-flopnya adalah paralel. Dalam Syncronous counter ini sendiri terdapat perbedaan penempatan atau manipulasi gerbang dasarnya yang menyebabkan perbadaan waktu tunda yang di sebut carry propagation delay.

Penerapan counter dalam aplikasinya adalah berupa chip IC baik IC TTL, maupun CMOS, antara lain adalah: (TTL) 7490, 7493, 74190, 74191, 74192, 74193, (CMOS) 4017,4029,4042,dan lain-lain.

Pada Counter Sinkron, sumber clock diberikan pada masing-masing input Clock dari Flip-flop penyusunnya, sehingga apabila ada perubahan pulsa dari sumber, maka perubahan tersebut akan men-trigger seluruh Flip-flop secara bersama-sama.

Tabel Kebenaran untuk Up Counter dan Down Counter Sinkron 3 bit :

Gambar rangkaian Up Counter Sinkron 3 bit

Gambar rangkaian Down Counter Sinkron 3 bit

 

Rangkaian Up/Down Counter Sinkron

Rangkaian Up/Down Counter merupakan gabungan dari Up Counter dan Down Counter. Rangkaian ini dapat menghitung bergantian antara Up dan Down karena adanya input eksternal sebagai control yang menentukan saat menghitung Up atau Down. Pada gambar 4.4 ditunjukkan rangkaian Up/Down Counter Sinkron 3 bit. Jika input CNTRL bernilai ‘1’ maka Counter akan menghitung naik (UP), sedangkan jika input CNTRL bernilai ‘0’, Counter akan menghitung turun (DOWN).

Gambar rangkaian Up/Down Counter Sinkron 3 bit :

 

1.      Asyncronous counter

Seperti tersebut pada bagian sebelumnya Asyncronous counter tersusun atas flip-flop yang dihubungkan seri dan pemicuannya tergantung dari flip-flop sebelumnya, kemudian menjalar sampai flip-flop MSB-nya. Karena itulah Asyncronous counter sering disebut juga sebagai ripple-through counter.

Sebuah Counter Asinkron (Ripple) terdiri atas sederetan Flip-flop yang dikonfigurasikan dengan menyambung outputnya dari yan satu ke yang lain. Yang berikutnya sebuah sinyal yang terpasang pada input Clock FF pertama akan mengubah kedudukan outpunyanya apabila tebing (Edge) yang benar yang diperlukan terdeteksi.

Output ini kemudian mentrigger inputclock berikutnya ketika terjadi tebing yang seharusnya sampai. Dengan cara ini sebuah sinyal pada inputnya akan meriplle (mentrigger input berikutnya) dari satu FF ke yang berikutnya sehingga sinyal itu mencapau ujung akhir deretan itu. Ingatlah bahwa FF T dapat membagi sinyal input dengan faktor 2 (dua). Jadi Counter dapat menghitung dari 0 sampai 2” = 1 (dengan n sama dengan banyaknya Flip-flop dalam deretan itu).

Tabel Kebenaran dari Up Counter Asinkron 3-bit